PAT-NO:

JP410112468A

DOCUMENT-IDENTIFIER:

JP 10112468 A

TITLE:

MANUFACTURE OF CHIP-TYPE SEMICONDUCTOR DEVICE

PUBN-DATE:

April 28, 1998

INVENTOR-INFORMATION:
NAME

MIZUNO, HIDEKI TOKUNAGA, KAZUNAO

ASSIGNEE-INFORMATION:

NAME NEC CORP COUNTRY N/A

APPL-NO:

JP09125408

APPL-DATE:

May 15, 1997

INT-CL (IPC): H

H01L021/56, H01L023/12

ABSTRACT:

PROBLEM TO BE SOLVED: To improve the productivity by making it easy to approximate the size of the external form of a chip component to the size of a semiconductor element, and also, raising the speed of mounting the semiconductor element on a main board.

SOLUTION: The metallic bumps of a semiconductor element 2 and the electrode pattern of an insulating substrate 5 are joined witch other, being stuck to the surface of the insulating substrate 5 where the electrode pattern is printed, after formation of metallic bumps on the electrodes of many semiconductor elements 2 made on the surface of a semiconductor wafer 1. The insulating substrate 5 is of the same size and shape as the semiconductor wafer 1. Next, only the semiconductor $\frac{\text{wafer 1}}{2!}$ scut and divided into the size of semiconductor elements $\frac{1}{2!}$. Next, $\frac{1}{2!}$ divided into the same is let flow to cover the semiconductor element $\frac{1}{2!}$ divided by dicing grooves 9, and the resin 10 is hardened, and then the resin 10 is cut into individual components, together with the insulating substrate 5.

COPYRIGHT: (C) 1998, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-112468

(43)公開日 平成10年(1998) 4月28日

(51) Int.Cl. ⁶		識別記号	FΙ	•	
H01L	21/56		H01L	21/56	R
					E
	23/12			23/12	L


		審査請求 有 請求項の数10 OL (全 8 頁)
(21)出願番号	特顧平9-125408	(71) 出願人 000004237 日本電気株式会社
(22)出顧日	平成9年(1997)5月15日	東京都港区芝五丁目7番1号 (72)発明者 水野 秀樹
(31)優先権主張番号 (32)優先日	特顧平8-211073 平8 (1996) 8月9日	東京都港区芝5丁目7番1号 日本電気株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者 徳永 一直 東京都港区芝5丁目7番1号 日本電気株 式会社内
		(74)代理人 弁理士 松浦 兼行

(54) 【発明の名称】 チップ型半導体装置の製造方法

(57)【要約】

【課題】 従来は、チップ型部品の外形の大きさを半導体素子の大きさに近付けることは非常に困難であり、また、半導体素子を親基板に搭載する速度が遅く、著しい生産性向上が望めない。

【解決手段】 半導体ウェハ1の表面に形成された多数の半導体素子2の電極の上にメタルバンプを形成した後、電極パターンが印刷された絶縁性基板5の表面に貼り合わせ、半導体素子2のメタルバンプと絶縁性基板5の電極パターンを接合する。絶縁性基板5は半導体ウェハ1と同じ大きさ、形状をしている。次に、半導体ウェハ1のみを半導体素子2'の大きさに切断区分する。次に、ダイシング溝9で区分された半導体素子2'を被うように封止用の液状の樹脂10を流し込んで樹脂10を硬化させた後、樹脂10を絶縁性基板5と共に個々の部品に分離するように切断する。



5/6/2006, EAST Version: 2.0.3.0

【特許請求の範囲】

【請求項1】 表面の既知の位置に複数の半導体素子が 形成された半導体ウェハの該半導体素子の電極にメタル バンプを形成する第1の工程と、

1

表面の既知の位置に電極パターンが形成された絶縁性基 板の該電極パターン側と前記半導体ウェハの半導体素子 形成面側とを貼り合わせて、該電極パターンと前記メタ ルバンプとを接合する第2の工程と、

前記第2の工程により貼り合わされた前記半導体ウェハ 及び絶縁性基板のうち、該半導体ウェハのみを前記半導 10 体素子個々の大きさに切断区分する第3の工程と、

前記半導体ウェハを切断区分する溝と前記半導体ウェハ 上に液状樹脂を流し込んで硬化させる第4の工程と、

硬化した前記樹脂と前記絶縁性基板を同時に切断し、そ れぞれ前記半導体素子を有する個々の半導体装置に分離 する第5の工程とを含むことを特徴とするチップ型半導 体装置の製造方法。

【請求項2】 前記絶縁性基板の形状及び大きさは、前 記半導体ウェハの形状及び大きさと同一であることを特 徴とする請求項1記載のチップ型半導体装置の製造方 法。

【請求項3】 前記絶縁性基板の電極パターンは、前記 半導体素子の前記半導体ウェハ上での電極の位置座標デ ータを用いて決定した位置に形成することを特徴とする 請求項1又は2記載のチップ型半導体装置の製造方法。

【請求項4】 前記第3の工程は、前記半導体素子の前 記半導体ウェハ上での位置座標データを用いて切断区分 位置を決定して前記半導体ウェハのみを切断区分するこ とを特徴とする請求項1記載のチップ型半導体装置の製 造方法。

【請求項5】 前記第3の工程における切断区分の切断 溝幅は、前記第5の工程における切断溝幅より広いこと を特徴とする請求項1記載のチップ型半導体装置の製造 方法。

【請求項6】 表面の既知の位置に電極パターンを有す る複数の半導体素子が形成された半導体ウェハの、該半 導体素子形成面と反対側の面に第1の樹脂を硬化させる 第1の工程と、

硬化した前記第1の樹脂を有する前記半導体ウェハの前 記半導体素子形成面に絶縁性基板を貼り合わせる第2の 40 工程と、

前記絶縁性基板に前記半導体ウェハの電極パターンの一 部を露出させるバイアホールと切断認識パターンを形成 する第3の工程と、

前記バイアホールを介して前記電極パターンと接続する メタルバンプ形成する第4の工程と、

前記切断認識パターンを利用して、前記半導体素子個々 の大きさに前記半導体ウェハ及び絶縁性基板とを同時に 切断除去する第5の工程と、

脂を埋め込み硬化させる第6の工程と、

硬化した前記第2の樹脂を硬化している前記第1の樹脂 と共に切断し、それぞれ前記半導体素子を有する個々の 半導体装置に分離する第7の工程とを含むことを特徴と するチップ型半導体装置の製造方法。

【請求項7】 前記絶縁性基板は、電極パターンが形成 されていないことを特徴とする請求項6記載のチップ型 半導体装置の製造方法。

【請求項8】 前記第7の工程で分離製造された半導体 装置の前記半導体素子の切断面と前記絶縁性基板の切断 面とは、前記第6の工程で硬化した前記第2の樹脂でそ れぞれ保護されていることを特徴とする請求項6記載の チップ型半導体装置の製造方法。

【請求項9】 前記第7の工程で分離製造された半導体 装置の前記メタルバンプに、リード電極を接続する第8 の工程を更に含むことを特徴とする請求項6記載のチッ プ型半導体装置の製造方法。

【請求項10】 前記第1及び第2の樹脂は、それぞれ 同一材料の液状樹脂であることを特徴とする請求項6乃 至9のうちいずれか一項記載のチップ型半導体装置の製 造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はチップ型半導体装置 の製造方法に係り、特に半導体素子を内蔵したチップ型 半導体装置の製造方法に関する。

[0002]

【従来の技術】従来より、半導体素子を内蔵したチップ 型半導体装置の製造方法として、複数個の素子に一度に 30 キャップを被せることができるようにしたチップ型半導 体装置の製造方法が知られている(特開平4-1485 53号公報)。この従来の製造方法では、図6に示すよ うに、複数個分の基板を含む親基板24の上面と下面の それぞれに複数の上面電極及び下面電極を設け、上面電 極と下面電極をつなげるために貫通孔25を設け、スル ーホール26により導通させ、更に隣り合うスルーホー ル26の間の親基板24の上に素子27をそれぞれ搭載 して素子27のそれぞれと上面電極とをワイヤ28によ り電気的に接続する。

【0003】次に、図7に示すように、下面に凹所32 が形成された封止用親蓋31を素子27の上から親基板 24の上に固着して各素子27を凹所32内に封入させ る。この後、図7のC-C線に沿って親基板24及び封 止用親蓋31を各素子27毎にそれぞれ切り離し、図8 に示すようなチップ型部品41を複数個製造する。

[0004]

【発明が解決しようとする課題】しかるに、上記の従来 方法では、親基板24上に複数の半導体素子27を搭載 し、凹所32のある封止用親蓋31で半導体素子27を 前記第5の工程により切断除去された領域に、第2の樹 50 封止するため、半導体素子27の搭載精度及び半導体素

子27と親基板24との配線材を考慮すると、封止用親 蓋31の凹所32の空間は半導体素子27の大きさに2 00μm程度加えたものとなり、チップ型部品41の外 形の大きさを半導体素子27の大きさに近付けることは 非常に困難である。

【0005】また、素子27を親基板24に搭載する速 度は、速くても0.6秒/個であり、著しい搭載速度の 高速化は望めないため、チップ型部品41の生産性がこ の素子搭載速度に律速され、著しい生産性向上が望めな いという問題がある。

【0006】本発明は以上の点に鑑みなされたもので、 小型なチップ型半導体装置を製造し得るチップ型半導体 装置の製造方法を提供することを目的とする。

【0007】また、本発明の他の目的は、単位時間当り の生産能力を向上したチップ型半導体装置の製造方法を 提供することにある。

【0008】更に、本発明の他の目的は、生産性及び歩 留りを向上させたチップ型半導体装置の製造方法を提供 することにある。

[0009]

【課題を解決するための手段】上記の目的を達成するた め、請求項1記載の発明は、表面の既知の位置に複数の 半導体素子が形成された半導体ウェハの半導体素子の電 極にメタルバンプを形成する第1の工程と、表面の既知 の位置に電極パターンが形成された絶縁性基板の電極パ ターン側と半導体ウェハの半導体素子形成面側とを貼り 合わせて、電極パターンとメタルバンプとを接合する第 2の工程と、第2の工程により貼り合わされた半導体ウ ェハ及び絶縁性基板のうち、半導体ウェハのみを半導体 素子個々の大きさに切断区分する第3の工程と、半導体 ウェハを切断区分する溝と半導体ウェハ上に液状樹脂を 流し込んで硬化させる第4の工程と、硬化した樹脂と絶 緑性基板を同時に切断し、それぞれ半導体素子を有する 個々の半導体装置に分離する第5の工程とを含むように したものである。

【0010】本発明では、半導体ウェハの複数の半導体 素子が形成された面を電極パターンが形成されている絶 縁性基板に貼り付け、半導体素子のメタルバンプと絶縁 性基板の電極パターンとを接合しているため、個々の半 導体素子を基板に搭載する工程を不要にできる。

【0011】また、本発明では、複数の半導体素子が形 成された半導体ウェハのままで絶縁性基板に貼り合わ せ、半導体素子のメタルパンプと絶縁性基板の電極パタ ーンを接合するようにしているため、絶縁性基板上の半 導体素子個々の搭載精度ばらつきもなく、封止樹脂の薄 い均一の層で半導体素子を封止できる。

【0012】また、絶縁性基板の形状及び大きさは、半 導体ウェハの形状及び大きさと同一であり、絶縁性基板 の電極パターンは、半導体素子の半導体ウェハ上での電 極の位置座標データを用いて決定した位置に形成するよ 50 基板5の一例の拡大図である。この例の場合、絶縁性基

うにしたため、半導体素子のメタルパンプと絶縁性基板 の電極パターンとの位置決めが容易にできる。

【0013】また、上記の目的を達成するため、請求項 6記載の発明は、表面の既知の位置に電極パターンを有 する複数の半導体素子が形成された半導体ウェハの、半 導体素子形成面と反対側の面に第1の樹脂を硬化させる 第1の工程と、硬化した第1の樹脂を有する半導体ウェ ハの半導体素子形成面に絶縁性基板を貼り合わせる第2 の工程と、絶縁性基板に半導体ウェハの電極パターンの 10 一部を露出させるバイアホールと切断認識パターンを形 成する第3の工程と、バイアホールを介して電極パター ンと接続するメタルバンプ形成する第4の工程と、切断 認識パターンを利用して、半導体素子個々の大きさに半 導体ウェハ及び絶縁性基板とを同時に切断除去する第5 の工程と、第5の工程により切断除去された領域に、第 2の樹脂を埋め込み硬化させる第6の工程と、硬化した 第2の樹脂を硬化している第1の樹脂と共に切断し、そ れぞれ半導体素子を有する個々の半導体装置に分離する 第7の工程とを含むようにしたものである。

【0014】本発明では、絶縁性基板に切断認識パター ンを形成し、この切断認識パターンを利用して、半導体 素子個々の大きさに半導体ウェハ及び絶縁性基板の両方 を同時に切断除去する。

【0015】ここで、本発明で用いる絶縁性基板は、電 極パターンが形成されておらず、また、第7の工程で分 離製造された半導体装置の半導体素子の切断面と絶縁性 基板の切断面とは、第6の工程で硬化した第2の樹脂で それぞれ保護されている。更に、第1及び第2の樹脂 は、それぞれ同一材料の液状樹脂である。また、本発明 は第7の工程で分離製造された半導体装置のメタルバン プに、リード電極を接続する第8の工程を更に含んでも よい。

[0016]

【発明の実施の形態】次に、本発明の実施の形態につい て図面と共に説明する。図1は本発明になるチップ型半 導体装置の製造方法の一実施の形態の各工程説明用斜視 図、図2は図1の補足説明図を示す。この実施の形態で は、まず、図1(a)に示すように、表面に多数の半導 体素子2が形成された半導体ウェハ1を用意する。この 半導体素子2には図2(a)に示すように電極3が形成 されている。次に、この半導体素子2の電極3の上に図 1(b)及び図2(b)に示すように、メタルバンプ4 を形成する。メタルバンプ4は、通常は金ワイヤによる ボールバンプ法や半田バンプを印刷する方法にて形成す るが、他の方法でメタルバンプを形成してもよい。 【0017】次に、図1(c)に示すように、電極パタ ーンが印刷された絶縁性基板5を半導体ウェハ1の表面 に貼り合わせ、半導体素子2のメタルバンプ4と絶縁性 基板5の電極パターンを接合する。図2(c)は絶縁性

板5に溝7が形成され、電極パターン6が溝7の側面を 通してメタライズされ、絶縁性基板5の裏面(図示せ ず)に達するようになされている。なお、電極パターン 6はスルーホールを利用することで形成してもよい。 【0018】ここで、半導体素子2のメタルバンプ4と 絶縁性基板5の電極パターン6とが精度良く重なるよう にするため、半導体素子2の電極3の半導体ウェハ1上 での位置座標データを基にして、絶縁性基板5の電極パ ターン6の位置が決定されて電極パターン6が形成され ている。

【0019】また、絶縁性基板5は半導体ウェハ1と同 じ大きさ、形状をしており、半導体ウェハ1に設けられ た半導体製造プロセスで位置決めに用いるオリエンテー ションフラット8と同じオリエンテーションフラット 8'が絶縁性基板5に設けられている。

【0020】このため、電極パターン6を形成する際、 印刷技術を用いるが、半導体ウェハ1側の電極3と同じ 位置に電極パターン6を形成することができる。従っ て、半導体ウェハ1と絶縁性基板5を貼り合わせるとき 各外周部を一致させるだけでよい。貼り合わせのときの 接着は、メタルバンプ4と電極パターン6以外の数個所 を絶縁性の接着剤で行う。

【0021】図1 (d) に示すように、半導体ウェハ1. と絶縁性基板5を上記のように貼り合わせた後、半導体 ウェハ1のみを半導体素子2'の大きさに切断する。す なわち、オリエンテーションフラット8と外周で位置決 めされた半導体ウェハ1のみを、半導体素子2の位置座 標データを用いて切断位置を決めて切断していく。切断 (切断幅)は広め(約60μm)にとる。

【0022】次に、図1(e)に示すように、ダイシン グ溝9で区分された半導体素子2'を被うように封止用 の液状の樹脂10を流し込んで樹脂10を硬化させる。 この樹脂10には、熱硬化プロセスあるいは光硬化プロ セスで硬化するものを用いる。

【0023】次に、図1(f)に示すように、樹脂10 を絶縁性基板5と共に個々の部品に分離するように切断 する。このときのダイシング溝9'の溝幅は図1(d) に示したダイシング溝9の溝幅よりも細く(例えば約2 Ομm) なるようにする。

【0024】このようにして切断された個々の部品のそ れぞれは、図3の一部切截斜視図に示すように、樹脂1 0による外側面がダイシング溝9'による切断面11で あり、切断された絶縁性基板5'上に半導体素子2が搭 載されたチップ型半導体装置12を構成する。また、半 導体素子2の外側面はダイシング溝9により定められ る。.

【0025】本実施の形態によれば、複数の半導体素子

成された絶縁性基板5と貼り合わせることにより、半導 体素子個々の搭載位置バラツキがなくなり、また、薄い 均一の樹脂 10で半導体素子を封止してから個々の大き さに切断するため、チップ型半導体装置12の大きさ を、図3に示すように半導体素子2の大きさに極めて近 付けることができる。

【0026】また、一括して半導体素子2を半導体ウェ ハ1上に搭載しているため、半導体素子1個当りの生産 性も著しく向上する。例えば、直径125mmの半導体 10 ウェハのトランジスタの場合、約7000個の素子が 貼り合わせに5分かかったと仮定しても、0.004秒 /個となり、半導体素子個々を搭載する場合の150倍 も生産性が向上することになる。

【0027】ところで、上記の実施の形態では、絶縁性 基板5として、半導体ウェハ1と同一形状、大きさで、 かつ、半導体素子2のメタルバンプ4と重なるように表 面に電極パターンが印刷されたものを使用するために、 汎用性があまりなく量産効果を十分に出しにくい。

【0028】また、半導体素子2の電極3の半導体ウェ の位置決めは、オリエンテーションフラット8、8'と 20 ハ1上での位置座標データを基にして、絶縁性基板5の 電極パターン6の位置が決定されて切断区分位置が決定 されるが、半導体ウェハ1上の位置座標データを読み取 るには絶縁性基板5を透過させて読み取らねばならず、 透過の際のデータ認識ずれ(屈折率など)により切断位 置を誤る可能性がある。

【0029】更に、図1 (d)に示した工程で、半導体 ウェハ1と絶縁性基板5を貼り合わせた状態で、半導体 ウェハ1のみを半導体素子2'の大きさに切断するが、 半導体ウェハ1と絶縁性基板5の距離が近接しているた にはダイシングソーを用いるが、ダイシング溝9の溝幅 30 めに、半導体ウェハ1のチップ欠けなどの切断不良が発 生する可能性がある。

> 【0030】そこで、上記の問題点を解決した本発明の 他の実施の形態について、以下説明する。図4は本発明 になるチップ型半導体装置の製造方法の他の実施の形態 の各工程説明用断面図を示す。

【0031】まず、図4(a)に示すように、半導体素 子15が形成された半導体ウェハ14(前記の半導体素 子2が形成された半導体ウェハ1に相当) の裏面に液状 樹脂17を硬化させ、半導体素子15の電極パターン1 6が形成された面(半導体ウェハ14の表面)と絶縁性 基板18を貼り合わせる。この絶縁性基板18は、上記 の実施の形態の絶縁性基板5と異なり、電極パターンは 形成されていない。

【0032】次に、図4(a)の絶縁性基板18の表面 上にフォトレジストを塗布し、フォトレジストに印刷パ ターンを形成した後、このフォトレジストをマスクにし て図4(b)に示すように、絶縁性基板18にバイアホ ール19及び切断認識パターン20をエッチングにより 形成し、その後フォトレジストを除去する。ここで、バ 2が搭載された半導体ウェハ1を、電極パターン6が形 50 イアホール19の形成により、電極パターン16の一部

が露出されることとなる。なお、図4(a)のフォトレジスト13は不具合に形成された場合のフォトレジストで、これについては後述する。

【0033】次に、図4(c)に示すように、外部素子と接続するためのメタルバンプ21を、バイアホール19を介して電極パターン16上に形成し、半導体素子15と外部素子とが接続できるようにする。

【0034】続いて、図4(d)に示すように、切断認識パターン20を利用して、半導体素子15個々の大きさが残るように、半導体ウェハ14及び絶縁性基板18 10の両方を同時に切断除去する。これにより、切断領域22を介して硬化樹脂17が露出する。この切断時(ダイシング時)には、絶縁性基板18に形成されている切断認識パターン20を直接認識できるので、切断位置を正確に定めることができ、自動認識切断装置の作業においても誤認識することはない。

【0035】なお、図4(d)では切断認識パターン20は切断領域22に位置しているため、切断により消滅しているが、切断認識パターン20を半導体素子15の中の絶縁性基板18に形成して残してもよい。

【0036】次に、図4(e)に示すように、切断領域22の内部を埋め尽くすように、露出した硬化樹脂17上及び半導体素子15、絶縁性基板18の側面に液状の樹脂17'を流し込んだ後硬化させる。この際、樹脂17と17'とは密着する。なお、図4(e)に示すように、液状の樹脂17'を流し込んでも、半導体ウェハ14と絶縁性基板18の間隙(電極パターン16の側面にまで樹脂17'が到達することはない。

【0037】最後に、図4(f)に示すように、硬化し 30 ている樹脂17及び17'を同時に切断し、半導体素子 15を分離し、チップ型半導体装置を得る。従って、この実施の形態のチップ型半導体装置の大きさも、半導体素子15の大きさに極めて近付けることができる。なお、図4(f)に示す切断幅は、図4(d)に示した切断幅よりも狭いこととし、結果として切断領域22の半導体素子15と絶縁性基板18の側面には、図4(f)に示すように樹脂17'が形成されて残る。

【0038】この実施の形態では、図4(b)のバイアホール19形成の際の電極パターン16との位置合わせ 40は、半導体ウェハ14に予め形成された位置合わせ認識パターンを利用するが、絶縁性基板18を透過して位置合わせ認識パターンを読み取るには、赤外線透過顕微鏡を使って目視で合っているかを確認する。このとき、図4(a)に示すように、バイアホール19形成のためのフォトレジスト13の開口位置が、絶縁性基板18の屈折率や他の原因により、実際の電極パターン16の位置に対して矢印Xで示すようにずれることがある。

【0039】フォトレジスト13の印刷パターンできば えチェックにより、上記の位置ずれを検出した場合は、 そのフォトレジスト13を有機溶剤、O2プラズマアッシャ等により全面除去し、再度パターニングしたフォトレジストを絶縁性基板18上に形成する。この再処理により、バイアホール19形成の際の電極パターン16との位置合わせを正確に行える。

【0040】なお、このようにして製造されたチップ型 半導体装置に対して、例えば図5に示すように、メタル バンプ21にリード電極23を接続する工程を更に付加 することも可能である。

0 [0041]

【実施例】次に、本発明の実施例について図4を参照して説明する。図4(a)に示すように、半導体ウェハ14は厚さ100μm程度のGaAsからなり、その裏面に液状の樹脂18を塗布し硬化させる。絶縁性基板18は、厚さ100μm程度の高抵抗GaAs基板であり、半導体ウェハ14との接着にはポリイミドやフォトレジストを使用する。

【0042】次に、図4(b)に示すように、半導体ウェハ14上の80μm角の電極パターン16の内側に位置するように、40μm角のパイアホール19を絶縁性基板18に形成する。バイアホール19の形成においては、GaAsドライエッチング技術を使用し、そのパターニングにはフォトレジスト技術を利用する。フォトレジスト技術により絶縁性基板18の上に形成されたバイアホールパターンと電極パターン16との位置合わせは、双方を透過する赤外線を利用して確認し、位置ずれがあれば、再処理を行い、不良発生を未然に防ぐことができる。このバイアホール形成において同時に切断認識パターンも形成しておく。

30 【0043】次に、図4(c)に示すように、バイアホール19により露出した電極パターン16上にメタルバンプ21を形成し、外部素子と半導体素子15との接続機能を持たせる。

【0044】次に、図4(d)に示すように、切断認識 パターン20を利用して半導体素子15の大きさに150μm幅でダイシングにより切断する。次に、図4(e)に示すように、150μm幅の切断領域22に樹脂17と同一材料の液状の樹脂17'を流し込み硬化させる。次に、図4(f)に示すように、30μm幅で樹脂17'の中央を切断し、半導体素子15を分離する。

【発明の効果】以上説明したように、本発明によれば、 複数の半導体素子が形成された半導体ウェハのままで絶 緑性基板に貼り合わせ、半導体素子のメタルパンプと絶 緑性基板の電極パターンを接合することにより、絶縁性 基板上の半導体素子個々の搭載精度ばらつきもなく、封 止樹脂の薄い均一の層で半導体素子を封止できるため、 チップ型半導体装置の大きさを半導体素子の大きさに極 めて近い大きさにまで小型化できる。

0 【0046】また、本発明によれば、半導体ウェハの複

[0045]

数の半導体素子が形成された面を電極パターンが形成さ れている絶縁性基板に貼り付け、半導体素子のメタルバ ンプと絶縁性基板の電極パターンとを接合することによ り、個々の半導体素子を基板に搭載する工程を不要にで きるため、半導体素子搭載の生産性を著しく向上でき、 このことからチップ型半導体装置の生産性も著しく向上 することができる。

【0047】また、本発明によれば、絶縁性基板の形状 及び大きさは、半導体ウェハの形状及び大きさと同一で あり、絶縁性基板の電極パターンは、半導体素子の半導 10 図である。 体ウェハ上での電極の位置座標データを用いて決定した 位置に形成することで、半導体素子のメタルパンプと絶 緑性基板の電極パターンとの位置決めを容易にできるよ うにしたため、チップ型半導体装置の生産性や信頼性を 向上することができる。

【0048】更に、本発明によれば、絶縁性基板に切断 認識パターンを形成し、この切断認識パターンを利用し て、半導体素子個々の大きさに半導体ウェハ及び絶縁性 基板の両方を同時に切断除去することにより、切断認識 パターンを直接認識できるため、ダイシング時の切断位 20 置を正確にでき、これにより歩留りを向上できる。ま た、半導体ウェハと絶縁性基板とを同時に切断している ため、ダイシング時にチップ欠け等の不良が発生しない ようにできる。


【0049】更に、本発明で用いる絶縁性基板は、何ら パターンを有しない絶縁性基板を用いるようにしたた め、半導体素子の電極パターンの異なる半導体ウェハに も、同一の絶縁性基板を利用でき、絶縁性基板に汎用性 をもたせることができ、量産効果を得ることができる。 また、更に、第1及び第2の樹脂は、それぞれ同一材料 30 19 バイアホール の液状樹脂であるため、密着性に優れ、半導体素子及び 絶縁性基板を十分に保護できる。

【図面の簡単な説明】

【図1】本発明製造方法の一実施の形態の各工程説明用

【図3】

図1の製造方法により製造されたチップ型半導体装置の一部切職斜模図



斜視図である。

(6)

【図2】図1の補足説明図である。

【図3】図1の製造方法により製造されたチップ型半導 体装置の一部切截斜視図である。

【図4】本発明製造方法の他の実施の形態の各工程説明 用断面図である。

【図5】本発明製造方法により製造されたチップ型半導 体装置の他の例の断面図である。

【図6】従来の製造方法の一例の第1の工程の装置断面

【図7】従来の製造方法の一例の第2の工程の装置断面 図である。


【図8】図6及び図7の製造方法で製造されたチップ型 部品の一例の斜視図である。


【符号の説明】

- 1、14 半導体ウェハ
- 2、15 半導体素子
- 3 電極
- 4、21 メタルバンプ
- 5、18 絶縁性基板
 - 切断後の絶縁性基板
 - 6、16 電極パターン
 - 7 潢
 - 8、8' オリエンテーションフラット
 - 9、9' ダイシング溝
 - 10、17、17' 樹脂
 - 11 切断面
 - 12 チップ型半導体装置
 - 13 フォトレジスト
- - 20 切断認識パターン
 - 22 切断領域
 - 23 リード電極

【図5】

本発明方法の他の例の断面図





5/6/2006, EAST Version: 2.0.3.0

【図4】

